DIVBOOKM 模擬練習

請同學將 範例程式中 ch4 目錄內 clock.v 與 archdev.v的程式碼貼到 ch4 目錄內 divbookm.v 後面, 並將程式碼前面 `include "clock.v" , include "archdev.v" 的指令刪除, 再以 SnaptiCAD 模擬, 熟悉瞭解 ASM, Verilog 語法, 模擬結果等.....請同學參考 圖 2-24, 2-28, 2-29, 2-30 及相關課程內容介紹....

DIVB_2 模擬練習

請同學將 範例程式中 ch4 目錄內 divb_2.v 的程式碼以 SnaptiCAD 模擬, 熟悉瞭解 ASM, Verilog 語法, 模擬結果等.....

請同學參考 圖 2-17 及相關課程內容介紹....