請同學務必上網填寫修課的意見。http://163.23.1.86/questionnaire/login.asp


並上網填寫工程教育問卷調查。 http://ee2.dyu.edu.tw/ (請注意：有研究所與大學部不同的選項)

期末專題報告

請修課同學於 12月30日前完成

(1).
期末專題報告 :(1)行為模式, (2)混合模式, (3)結構模式, (4)PDP-8 CPU, (5)MIPS R2000 CPU 等簡易乘法機設計與研究.

(2).
期末口試

MIPS 指令 簡介

MIPS 指令簡介

MIPS-like CPU 核心

單核心設計

MIPS處理器的技術與架構設計

http://tech.digitimes.com.tw/ShowNews.aspx?zCatId=111&zNotesDocId=541885CB1EE31F96482571F000473A81

清大電機 Verilog 線上參考文獻

1. 進入 http://larc.ee.nthu.edu.tw/~jcyeh/index.html

2. 再選擇 左方功能選項 Information http://larc.ee.nthu.edu.tw/~jcyeh/information.html

3. 再選擇 右方網頁內容 Verilog(jrhuang), 進入閱讀.

課程中會用到的範例程式碼 Verilog

按滑鼠右鍵, 選 [另存目標] 到硬碟目錄, 再點選執行 解壓縮......(266KB, 自我解壓縮執行檔)

http://www.dyu.edu.tw/~cschen/CODA/verilog.exe

SynaptiCAD 使用簡介

http://www.dyu.edu.tw/~cschen/CODA/doc/syncad.doc

課程中會用到的工具軟體下載.....SynaptiCAD 試用版 下載

1. 按滑鼠右鍵, 選 [另存目標] 到硬碟目錄, 再點選執行 解壓縮 到您要的目錄......http://www.dyu.edu.tw/~cschen/Verilog%20Computer%20Design/SynaptiCAD.exe


2. 點選執行 SYNCAD.EXE

請97-上學期(97年9月)修課同學在這個訊息下, 留下自己的部落格網址....

為方便評估同學學習成效, 請在這個訊息下回POST, 留下自己的部落格網址....

回覆意見 comment 格式如下:

學號, 名字(後兩字), 網址例如: S950001, XX, http://????.blogspot.com

謝謝合作.......

PDP-8 除法 設計

http://www.dyu.edu.tw/~cschen/ch8pdp.v

請同學模擬驗證, 並嘗試修改為乘法的設計.

PDP-8 CPU 架構實作研究

http://www.dyu.edu.tw/~cschen/ch8pdp4.v

請同學模擬驗證探討一下 PDP-8 CPU 架構與工作原理, 並研究本檔案如何被修改, 導致能模擬出正確結果.

期中實作

請各位同學針對行為,混合,結構三階段簡易除法器的Verilog設計, 修改成為乘法器.....進行實作並納入期末報告撰寫....

DIVBOOKM 模擬練習

請同學將 範例程式中 ch4 目錄內 clock.v 與 archdev.v的程式碼貼到 ch4 目錄內 divbookm.v 後面, 並將程式碼前面 `include "clock.v" , include "archdev.v" 的指令刪除, 再以 SnaptiCAD 模擬, 熟悉瞭解 ASM, Verilog 語法, 模擬結果等.....請同學參考 圖 2-24, 2-28, 2-29, 2-30 及相關課程內容介紹....